通信プロトコルの形式仕様からのハードウェア回路合成

1998 年度 実績報告書

• 研究課題/領域番号: 09680339
• 研究機関: 大阪大学
• 研究代表者: 谷口 健一 大阪大学, 大学院・基礎工学研究科, 教授 (00029513)
• 研究分担者: 森岡 澄夫 IBM, 東京基礎研究所, 研究員 ; 北嶋 暁 大阪大学, 大学院・基礎工学研究科, 助手 (00304030) ; 岡野 浩三 大阪大学, 大学院・基礎工学研究科, 助手 (70252632) ; 北道 淳司 大阪大学, 大学院・基礎工学研究科, 助手 (20234271) ; 東野 輝夫 大阪大学, 大学院・基礎工学研究科, 助教授 (80173144)
• キーワード: 通信プロトコル / ハードウェア化 / 回路自動合成 / レジスタ転送レベル / 高位レベル合成 / マルチランデブ / VHDL / 形式記述技法

研究概要

通信プロトコルの形式仕様からのハードウェア回路合成法について研究を行ってきた.本研究では,通信プロトコルの仕様をプロセス間のマルチランデブを含む抽象度の高い仕様として形式記述言語LOTOSを用いて記述し,その記述を複数個の拡張有限状態機械群とその間のマルチランデブ機構からなる並行システムに自動変換する手法を考案した.今年度は主として,その手法に基づく変換系を作成した.変換系から合成された並行システムはハードウェア記述言語VHDLを用いて記述される.この記述から市販の回路合成系(VHDL記述を実際の回路記述に変換する処理系)を用いてICレベルの回路記述が自動的に得られる.
考案した手法では,回路の実行効率とモジュールの大きさなどを考慮して,与えられたLOTOS記述を適当な個数の拡張有限状態機械群に変換する.作成した変換系では,拡張有限状態機械群とその間のマルチランデブ機構は自動生成されるが,仕様に用いられる任意の関数については設計者がその組み合わせ回路のVHDL記述を対話的に与えるものとしている.整数の加減算や大小比較などよく利用される幾つかの基本関数については,その回路のVHDL記述をライブラリーとしてあらかじめ用意することにより,回路合成に必要な手間の低減を計っている.また,提案手法の有効性を確かめるため,ネットワークスイッチなどの例題仕様に対し,実際に回路合成を行った.
変換法に関する研究結果を形式記述技法に関する国際会議(FORTE/PSTV'98)並びに電子情報通信学会論文誌で発表した.

研究成果

• [文献書誌] 北嶋,安本,東野,谷口: "Method to Convert Concurrent EFSMs with Multi-Rendezvous into Synchronous Sequential Circuit" 電子情報通信学会英論文誌. Vol.E81-A-4. 566-575 (1998)
• [文献書誌] 安本,北嶋,東野,谷口: "Hardware Synthesis from Protocol Specifications in LOTOS" Proc.of Joint Int.Conf.on 11th Formal Description Techniques and 18th Protocol Specification,Testing,and Verification(FORTE/PSTV'98). 405-420 (1998)
• [文献書誌] 北嶋,安本,東野,谷口: "Deriving Concurrent Synchronous EFSMs from Protocol Specifications in LOTOS" 電子情報通信学会英論文誌(A). (採録決定).