| 研究分担者 |
森岡 澄夫 IBM, 東京基礎研究所, 研究員
北嶋 暁 大阪大学, 基礎工学研究科, 助手 (00304030)
岡野 浩三 大阪大学, 基礎工学研究科, 助手 (70252632)
北道 淳司 大阪大学, 基礎工学研究科, 助手 (20234271)
東野 輝夫 大阪大学, 基礎工学研究科, 助教授 (80173144)
|
|---|
| 研究概要 |
通信プロトコルを高速に動作するハードウェア回路(LSIチップ)として実装する必要性が高まり,そのための研究が近年盛んに行われている.自動合成に関しては,通信プロトコルの高位レベルの仕様をマルチランデブ(複数並列プロセス間で同期をとってデータ交換を行う処理)などを用いてなるべく抽象度の高いレベルで記述し,その仕様からできるだけ高速に動作する回路を導出できることが望まれている.
本研究では,通信プロトコルの仕様をプロセス間のマルチランデブを含む抽象度の高い仕様として形式記述言語LOTOSを用いて記述することとし,その記述を複数個の拡張有限状態機械とその間のマルチランデブ機構からなる並行システムに自動変換する.変換した並行システムはハードウェアの形式記述言語であるVHDLを用いて記述される.その記述から市販の回路合成系(VHDL記述を実際の回路記述に変換する処理系)を用いてICレベルの回路記述に自動変換する.
LOTOS仕様を複数個の拡張有限状態機械とその間のマルチランデブ機構からなる並行システムに自動変換するシステムや返還後の並行システムの効率のよい実装法などに関する研究結果を形式記述技法に関する国際会議(FORTE/PSTV99)並びに電子情報通信学会論文誌などで発表した.
|
