| 研究概要 |
本年度は、コード帳符号化方式を小規模なハードウエアで実現するために、時間領域-最小ハミング距離検出回路の検討を行い、チップ試作により遅延時間、消費電力の評価を行った。その結果、1.2μmプロセスにおいて、符号化1回あたりの遅延時間31ns,消費電力335pJであることがわかった。このことから微細化されたプロセスを用いることにより、十分実用的な遅延時間において効果的に消費電力の削減が可能であることがわかった。
また、コード帳符号化方式において、コード帳をデータに応じて更新し、時系列のデータの繰り返しに対して効果的に信号遷移頻度を削減し、消費電力削減効果を増す、適応型コード帳符号化方式の検討を行い、乱数データにおいても信号遷移数を25%削減可能であることを示した。
一方、符号化方式の効果は、評価するデータ系列に大きく依存することから、マイクロプロセッサのバスにおけるデータ系列を統計的に処理し、データ符号化の評価に適した疑似データ系列の生成アルゴリズムの提案を行った。データの統計的な処理では、データの時間方向の相関および、同じデータが出現するまでの時間を指標として、いくつかのアプリケーションを実行した際のマイクロプロセッサのデータ系列の処理を行った。その結果、データ系列はデータ繰り返しの有無およびその周期によっていくつかの特徴的な部分に分けられることがわかった。このことから、時系列データの平均遷移数、同一データの平均繰り返し周期、および同一データの繰り返しの有無の情報を用いたデータ系列の発生方法を検討し、元のデータ系列および生成したデータ系列において、コード帳符号化方式の遷移数削減効果に差異が見られず、符号化方式の評価に適したデータ系列の生成が可能であることがわかった。
|
