| 研究概要 |
自動回路分割機能を備えた論理エミュレータシステムの開発に向けて,仮想論理エミュレータの構成と自動回路分割手法の検討を行った.
まず,論理検証環境に実装集積回路間の結合形態の調査を行った.その結果,単一の実装集積回路を配線集積回路と論理集積回路として使用できる結合形態であるメッシュ形態も有望であったが,本研究の実装対象である論理エミュレータにとって,メッシュ形態で生じる配線遅延の見積問題や実装集積回路に対する再配置処理に伴う計算量問題を克服する必要がある.そこで,今回はその問題が生じにくい形態である,配線集積回路と論理集積回路を異なる集積回路を使用し配線集積回路と全論理集積回路間接続するパ-シャルクロスバ形態の仮想論理検証環境を採用し研究を進めた.
次に,上記の構成を対象とした回路分割手法の検討と応用プログラムによる確認を行った.本手法では,レジスタ・トランスファ・レベルのHDLコードに対し回路情報を抽出する細分化処理とエミュレータに割り付けるグループ処理で基礎とする.この基本方針を確立し,応用ソフトウェアによる検証結果から,現状のハードウェアによる検証方法の重要な問題である検証の前処理時間の大幅な短縮を望めるだけでなく,HDL記述の高抽象度による回路分割により配線資源や回路規模などの実装効率向上が確認できた.なお,この応用ツールの基本部分は補助金により購入した計算機のWWWサーバ上でクライアント計算機資源を活用できる Active X コントロールとして公開している.
|
