| 研究概要 |
ハードウェア記述言語とは,ディジタルシステム設計における仕様記述,設計検証のためのシミュレーション,論理回路合成など,種々の目的に用いられている,いわばハードウェアの高級言語である.現在の複雑化したマイクロプロセッサ開発においては,ハードウェア記述言語は必要不可欠なものとなってきている.今後ハードウェア記述言語のソース形式による設計資産の蓄積が増大するため,これらの設計検証・保守・再利用は重要な問題となると思われる.ソフトウェア工学の分野では,これらの問題に対し,プログラムスライシング(以下,単にスライシング)と呼ばれる手法に基づく研究が多くなされている.
本研究は,ハードウェア記述言語のためのスライシング・アルゴリズムの開発を行ない,その理論的性能を明らかにし,またこのアルゴリズムを実装したハードウェア設計記述支援環境を構築することである.
第1年目の本年度は,本研究の基盤となるスライシング・アルゴリズムの開発を行ない,その実装に着手した.
[依存解析手法の開発]標準的ハードウェア記述言語VHDLについて,その構文およびsignalの遅延の意味を考慮して,適切な依存関係をいくつか定義し,その依存関係に基づいてスライスを定義する.そして,そのスライスを計算するアルゴリズムを開発する.
[スライシング・ツールの実装]上記アルゴリズムを備品として購入したワークステーション上に実装を開始し,基本的な機能が動作するようになった.
[スライシング・ツールの予備評価]上記ツールの基本的機能を用いて,実際のハードウェア記述に適用して,評価を行なった.評価項目としては,(a)スライス計算時間,およびスライスによる設計縮小効果を調べるために,(b)記述行数と(c)論理合成結果の回路サイズの減少割合を調べた.その結果,信号線の削除が要求できた例とできなっかた例があった.最大20パーセントの記述削減が達成できている.
|
