|
これまで単体レベルで研究されてきたCdF_2/CaF_2/Siのヘテロ構造を用いた共鳴トンネルダイオード(RTD)を、Siのプレーナプロセスに適合した構造と方法で製作し、同一基板上に通常のMOSFETと集積化することを実現し、回路動作を示すことを目的として行ってきた。
まず、これを実現するために、Si基板表面の酸化膜に開けたコンタクトホール内にCaF_2/CdF_2/CaF_2の二重障壁共鳴トンネル構造を成長し、RTD動作を確認した。
続いて、高濃度イオン注入層上への弗化物ヘテロ構造を成長するために、イオン注入プロセスとSi基板の原子層レベルでのラフネスの関係を調べた。その結果、リン(P^+)イオンを注入した後にSi表面を酸化するとラフネスが増大し、注入後の熱処理を真空中など非酸化性雰囲気で行えばラフネス発生が抑制できることを明らかにした。また、超高真空中の熱処理の場合も、注入量が1×10^<16>cm^<-2>を超えるとラフネスは顕著に増える。一方、注入層に対するAlのノンアロイオーミックコンタクトの接触抵抗評価から、注入量は1×10^<15>cm^<-2>以上必要であることがわかった。両者の条件を兼ね合わせて、注入量を3×10^<15>cm^<-2>に決定した。
プロセスおよびその条件を明らかにしたところで、2個の弗化物RTDと1個のMOSFETからなる試験回路を実際に製作した。その結果、同一基板上に両デバイスを製作し、それぞれ正常動作を得た。また、RTDを直列接続した回路では、ラッチ動作も確認できた。
|
