| 研究課題/領域番号 |
10450137
|
|---|
| 研究種目 |
基盤研究(B)
|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
藤岡 弘 大阪大学, 大学院・工学研究科, 教授 (40029228)
|
|---|
| 研究分担者 |
三浦 克介 大阪大学, 大学院・工学研究科, 助手 (30263221)
中前 幸治 大阪大学, 大学院・工学研究科, 助教授 (40155809)
|
|---|
| キーワード | VLSI / テスティング容易化設計 / 電流テストポイント / 電圧テストポイント / パーティクル |
|---|
| 研究概要 |
次世代の多層構造超高密度集積回路(VLSI)のテスティングを容易化させるため、電圧および電流テストポイントの設置位置の決定手法、その設計手法並びにCADツールへの導入手法の確立を行うことを目的として、以下のことを行った
(1) 電圧および電流テストポイントの設置位置の決定手法
電圧および電流テストポイントを優先的に配置する配線ネットは、EBテストシステムによる可観測性が低い配線ネットであり、かつ、VLSIの故障の原因となりやすい配線ネットであるべきである。我々は、近似的なテストポイント設置優先順位決定手法を提案した。本手法では、初めに、パーティクル起因歩留まり予測シミュレータを利用して各配線層における短絡故障および断線故障の生起確率を求める。次に、各配線ネット毎に、故障を生じやすい領域(クリティカルエリア)の面積を求める。これらの故障生起確率とクリティカルエリアの面積の積で定義される、総合故障生起確率を各配線ネットについて求め,この確率が高く、かつEBテストシステムによる可観測性の低い配線に優先的にEBテスティング用パッドを配置する。これにより、少ないテストポイント数で、高いテスト効率を得ることができる。
(2) 電流テストポイントの設計手法
1テストポイント電流の基準値を10μA、上限値を1mA、各テストポイントの合計電流の上限値を10mAに設定し、多元符号化法により各テストポイントの良否判定を行う場合、SPICEシミュレーションを行った結果、1クロック当り6個所のテストポイントの設置が可能であることがわかった。
(3) 電圧テストポイントの設計手法
電圧テストポイント導入のチップ面積オーバヘッドと信号伝搬遅延への影響をCADツールを用いて評価した結果、導入可能な電圧テストポイント数と、電圧テストポイントの信号伝搬遅延への影響は小さいことがわかった。
|
