• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

1999 年度 実績報告書

多層構造VLSIのテスティング容易化設計手法の基礎的研究

研究課題

研究課題/領域番号 10450137
研究機関大阪大学

研究代表者

藤岡 弘  大阪大学, 大学院・工学研究科, 教授 (40029228)

研究分担者 三浦 克介  大阪大学, 大学院・工学研究科, 助手 (30263221)
中前 幸治  大阪大学, 大学院・工学研究科, 助教授 (40155809)
キーワードVLSI / テスティング容易化設計 / 電流テストポイント / 電圧テストポイント / パーティクル
研究概要

次世代の多層構造超高密度集積回路(VLSI)のテスティングを容易化させるため、電圧および電流テストポイントの設置位置の決定手法、その設計手法並びにCADツールへの導入手法の確立を行うことを目的として、以下のことを行った
(1)電圧および電流テストポイントの設置位置の決定手法
昨年度は、故障生起確率が高く、かつ電子ビームテストシステムによる可観測性の低い配線に優先的にテストポイントを配置する手法を報告した。この手法では、レイアウトを手作業で修正する必要があった。そこで、今年度は、設置位置を次のように決定した。1)テストポイント導入予定数以上のダミーセルを予めレイアウト上に準備する。この際、できるだけレイアウト上で均一に分布するようにダミーセルを配置する。2)故障位置絞込み範囲を指定し、その範囲内に収まるようにテストポイント位置及びその数を決める。その手順は、a)全ての不可観測配線にテストポイントを配置する、b)順次、配置したテストポイントを削除した場合の故障絞込み範囲を計算し、そのポイントを削除しても指定した故障絞り込み範囲であれば、それを削除する、である。この手法により、遺伝的アルゴリズムを用いた準最適解と同等の結果が、約1/7の時間で得られた。これにより、ツール化が可能となった。
(2)電流テストポイントの設計手法
昨年度報告した手法に、実際のVLSI製造プロセスの揺らぎを考慮した設計手法に拡張した。これにより、1テストポイント電流の基準値を10μA以上、上限値を1mA、各テストポイントの合計電流の上限値を10mAに設定した場合、1クロック当り10個所のテストポイントの設置が可能であった。800箇所に電流テストポイントを導入した場合について、SCAN設計法と比較した結果、追加ピン数は同じ3ピンであるが、レイアウト面積で約1割削減でき、遅延時間への影響は1/10であることがわかった。

  • 研究成果

    (3件)

すべて その他

すべて 文献書誌 (3件)

  • [文献書誌] 柳生慎也: "EBテスティング容易化のためのテストパッド導入ツール"LSIテスティングシンポジウム/1999会議録. 7-12 (1999)

  • [文献書誌] 山崎博之: "VLSIテスタビリティ改善のための内部電流テストポイント導入"LSIテスティングシンポジウム/1999会議録. 13-18 (1999)

  • [文献書誌] K.Miura: "Intelligent EB Test System for Automatic VLSI Fault Tracing"Proc. 8th IEEE Asian Test Symposium (ATS'99). 335-340 (1999)

URL: 

公開日: 2001-10-23   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi