| 研究概要 |
本研究ではMPEG4符号化/復号化1チップVLSI化設計を目的に,VLSI処理に適したMPEG4動画像/音声処理のアルゴリズムおよびアーキテクチャに関する研究を行った.具体的には,1)動画像処理用演算コア部の設計,2)オブジェクト符号化用ハードウェアの設計,3)音声処理用DSPの設計,および4)DSPのデータパス構造に応じた最適なコードを生成するリターゲッタブル・コンパイラの開発を行った.
1)から3)に関しては、VLSI処理向きの高速演算アルゴリズムを検討し,それに基づいたアーキテクチャ設計/VLSI化設計を行った.さらにその処理能力,面積,消費電力などの評価を行った.
4)に関しでは、VLSIの高位合成で用いられるスケジューリング,アロケーションの手法を応用することにより,複雑なプロセッサにも対応できるリターゲッタブル・コンパイラの開発を行った.具体的には,問題の定式化とアルゴリズムの研究,およびこれに基づくコンパイラの試作を行った.
|
