| 研究課題/領域番号 |
10480060
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
上林 弥彦 京都大学, 大学院・情報学研究科, 教授 (00026311)
|
|---|
| 研究分担者 |
澤田 直 九州大学, 大学院・システム情報科学研究科, 助手 (70235464)
高倉 弘喜 京都大学, 大学院・工学研究科, 講師 (70281144)
|
|---|
| キーワード | 論理最適化 / 論理合成 / トランスダクション法 / エラー補償法 / パストランジスタ / CMOS / アニーリング法 / 許容関数 |
|---|
| 研究概要 |
理論回路の大規模化に伴い、設計データ及び設計手法の再利用が重要になってきている。CADデータベースは設計の再利用を実現するために必要な技術である。しかし、その実現のために、既存の設計手法をそのままデータベース技術と融合させることは困難である。
そこで我々は、CADデータベースを実現することを目的として、データベースとの融合性の高い回路設計手法の研究開発を行っている。具体的なテーマとしては、次のようなものが挙げられる。
1.回路省電力化手法の開発
2.トランスダクション法の拡張
上記のテーマに従い、研究を行った。本年度の成果は次の通りである。
1.省電力回路として注目されつつあるパストランジスタ論理の最適化手法を考案した。パストランジスタ論理は従来のリレー論理と論理設計法が似ているが、従来の4変数関数の最小リレー回路よりも小さい回路の設計が可能となった。
2.論理回路最適化アルゴリズムのトランスダクション法に対して近似解法の一種であるアニーリング法の適用を行った。アニーリング法を適用することにより論理回路最適化において局所的最適解に陥りやすいという欠点を補い、また設計の際に考慮すべき複雑な制約を処理可能とし、コスト評価関数の変更によりさまざまな設計目標に応じた最適化が可
本年度開発したパストランジスタ論理最適化手法は、現在主流であるCMOS論理における論理ゲート内のトランジスタ数削減に応用可能であると考えられる。今後は、従来のトランスダクション法と融合することにより、より強力なCMOS論理最適化手法の研究開発を行う予定である。
|
