動画像符号化用VLSIは、回路規模が極めて膨大で、その消費電力は、極めて大きい。消費電力を大きくしている主要因は、動きベクトル検出にあり、その計算量は100GOPSを越える。本研究者は、イメージセンサと動画像符号化処理を融合させた新しいアーキテクチャに基づく動きベクトル検出方式を提案した。本方式では、イメージセンサに高速補間撮像を撮像する機能を持たせ、反復ブロックブロックマッチングと呼ぶ新しい動きベクトル検出アルゴリズムを考案したことで、その計算量を、従来の約1/30と極めて少なくでき、動画像圧縮の消費電力を、大幅に低減することができる。まず提案手法の鍵を握るデバイスとして、通常ビデオ速度での高画質画像と、CMOSイメージセンサの非破壊読み出し動作に基づき、その間の中間画像を高速に撮像する272×260が素のイメージセンサを、共同研究者である半導体メーカの協力を得て試作した。その結果、毎秒480枚の高速画像と毎秒30枚の全蓄積ビデオ画像の撮像に成功した。その結果は、2000年VLSI回路国際シンポジウムに採択され発表される。また、提案手法である反復ブロックマッチング法に基づく動きベクトル検出のハードウェア設計を、ハードウェア記述言語(VerilogHDL)により記述し、機能検証を行うとともに、その回路規模・消費電力の見積もりを行った。その結果、720×480画素、1.8V動作で、44mWと極めて低電力で実現できることが見積もられた。以上の実績の下に、今後、動きベクトル検出回路をCMOSイメージセンサ上に組み込んだ機能集積イメージセンサの実現を目指す。
|