|
界面状態を原子層オーダーで検出するために、原子層レベルで急峻に変化している界面を持つことが一般的に知られているSi(111)ジャスト基板を用いて、スッパッタリング時の加速電圧、プローブ電流及びビーム径の最適化を行った。AESで測定されるSiO_2とSiの遷移領域は、オージェ電子の脱出深さを考慮することでスパッタレートの0.3nmと同等の0.35nmの分解能が得られた。そして、エッチング時の平坦性は、AFMによる試料表面の測定により十分な平坦性が保たれていることを確認した。Ge及びSiのそれぞれの測定ピークを元に、測定した信号をそれぞれの信号強度比に分離して組成を求める本手法を、Geが3MLとSiが7MLからなる超格子構造に適用した。測定結果では、深さ方向に設計したとおりの組成の分布が一部分で得られていた。この領域付近ではGeの信号は急峻に変化しており表面偏析抑制効果が十分得られていることが分かった。しかし、本試料と同時に作製した試料を透過型電子顕微鏡で観察したところ周期構造は確認できるものの歪のため平坦性が良くなく、AESの測定結果を裏付けるように場所の依存性が大きく観測された。これより格子整合を考え、バッファー層を設計上最も歪の小さくなるような組成比にすることが重要であることが分かった。
バッファー層の平坦性が原子層成長させる上で極めて重要であることが明らかとなり、Ge基板上およびSi基板上のバッファー層の成長条件の最適化を行った。その結果Geバッファー層ではAFM測定によりRms=0.15nmの平坦性を、Siバッファー層ではRms=0.1nmの平坦性が得られた。さらに相互拡散や偏析がないことを再度XPSおよびCAICISSにより評価し、さらに成長初期過程でレイヤーバイレイヤーの成長ができていることを確認した。
|
