| 研究分担者 |
小林 和淑 京都大学, 情報学研研究科, 助手 (70252476)
小野寺 秀俊 京都大学, 情報学研研究科, 助教授 (80160927)
田丸 啓吉 京都大学, 情報学研研究科, 教授 (10127102)
鶴田 直之 福岡大学, 工学部, 講師 (60227478)
首藤 公昭 福岡大学, 工学部, 教授 (70078632)
|
|---|
| 研究概要 |
平成10年度の計画は概ね予定通りに行なわれた.
本研究では,動き補償処理のハードウェアの面積及び消費電力を削減するために,新たにアルゴリズムとアーキテクチャの開発を行なった.本研究の成果を以下にまとめる.
1. 消費電力低減を重視した動き補償アルゴリズム.低消費電力向き動き補償において適応型ブロック検出アルゴリズムを開発した.このアルゴリズムは画像内容の変化によって動き補償の計算の複雑さを動的に調整する新しいブロックマッチングのアルゴリズムである.このアルゴリズムを組み込むことにより,全探索ブロックマッチングと化較すると、同等の画質を維持しながら4分の1以下の計算回数しか必要としない.
2. メモリ混載型低消費電力プロセッサアーキテクチャの開発.これには、メモリアクセスの回数を減らすための動き補償アルゴリズムを変更し,新しい2次元アレー型のアーキテクチャを提案した.画像メモリの分散と共有を組み合わせた概念によって,メモリ量が従来の半分で済むこのアーキテクチャはIIDTVフォーマットにおいても実現が可能となる.必要総メモリ量の減少と入力ピン数の減少によって,チップの少面積化に大きく貢献できる.
3. 低消費電力回路設計手法の開発.ここで、動き補償のみならず、画像の状況に応じたデータ長可変手法を検討し,論理構造の変更により信号遷移確率の低減を図る手法を開発した.この手法は、符号拡張演算方式を用いて絶対値を求める回路で信号状態遷移確率を1/2以下に削減できることが明らかになった.
4. メモリロジック混載設計手法の開発.ここでは、低消費電力メモリベースプロセッサの構成手法を確立した。メモリとロジックの接続手法を提案した.また,符号拡張演算方式を用いて回路の設計も行なった.論理シミュレーションによって提案した手法の論理検証を行なった.
|
