| 研究概要 |
本研究は,システムを複素化および超複素化することにより高度並列ディジタル信号処理の実現をめざして研究するものである,本年度は,前年度に引き続いて,複素信号処理プロセッサの複素乗算ユニットについて研究を行ない,以下のような成果が得られた.
・昨年度,ディジタル信号処理アルゴリズムの実現形態として多用されているディジタルラティスフィルタを4オペランド実績和演算により複素信号処理プロセッサ上で実現する方法を見いだした.これにより,初年度の成果として得られている複素乗算器を用いた実乗算の高速計算手法である4オペランド実積和演算の有効度が高くなった.ただし,昨年度の方法ではラティス回路の実現に特化した部分積生成部を組み込んだ4オペランド実積和演算用乗算器を必要とし,やや汎用性を犠牲にしていた.
そこで今年度は,一般の4オペランド実積和演算用乗算器そのものを用いてソフトウェア的に行う方法を考え出した.これによりハードウェアを増加させることなくディジタルラティスフィルタを4オペランド実積和演算により複素信号処理プロセッサ上で実現することができるようになった.ただし,ソフトウェア実現のためにメモリの利用効率は若干下がる.
・上記の成果をJournal of Circuits,Systems,and Computersにレターとして投稿した結果再録が決定した.
|
