研究概要 |
(1)階層冗長構成法を適用したシステムの歩留りを解析 階層冗長構成法を適用したWSIシステムの歩留り解析を、欠陥が集中する場合について行った。解析的方法は困難なのでモンテカルロ法を用いた。その結果、本システムの場合、擬似乱数の有する僅かな規則性が歩留り計算に大きな誤差を与えることが分かった。この問題に対する対策を検討した結果、慶応大学松本氏の開発した擬似乱数発生関数:メルセンヌツイスタを用いると、乱数の規則性が少なく、良好な計算結果が得られることが分かった。現在、解析を継続中である。 (2)多次元サブシステム分割法によるWSIシステムの歩留り向上効果の解析 これまで検討を行なってきたサブシステム分割による冗長VLSIの歩留り改善問題をまとめて、多次元サブシステム分割法という新しい概念の冗長化手法を提案した。研究成果を、国際会議「IEEE Int.Symp.on Defect and Fault Tolerance in VLSI Systems」に,"Multi-Dimensional Subsystem-Dividing for Yield Enhancement in Defect-Tolerant WSI Systems"という題で投稿し採録された。平成11年11月1日〜3日、米国アルバカーキ市において開催された同会議において研究発表を行った。
|