(1)非冗長ニューロプロセッサの成形 知能ロボットのリアルタイム制御に使用することのできる全ハードウエア形ニューロプロセッサ(すべての演算機能をハードウエアによって実現するニューロプロセッサ)のアーキテクチャ設計・論理設計・レイアウト設計を行い、演算速度、チップ面積、1枚のウエーハに集積できるニューロン数の限界を明らかにした。 (2)階層冗長構成法の提案 本ニューロプロセッサに適した欠陥救済方法として階層冗長構成法を提案した。本方法は、ニューロン内部の回路レベルの冗長化とニューロンを単位とするシステムレベルの冗長化を組み合わせる方法であり、小さなオーバヘッドで所定の歩留まりを達成できるという特長を有している。 (3)冗長化ニューロプロセッサの最適設計 階層冗長構成法を適用したニューロプロセッサの歩留まり解析を行い、システム設計上のパラメータと歩留まりの関係を明らかにした。この関係に基づいて最適設計を行った結果、ニューロン500個を搭載した3層フィールドフォワードニューロプロセッサが、1枚のウエーハにオーバーヘッド27%で、かつ、充分な歩留まりで構成できる可能性のあることがわかった。
|