| 研究概要 |
強誘電体メモリー素子に用いるチタン酸鉛薄膜のリークは,薄膜中あるいは電極界面に存在するPb欠陥,酸素欠陥や種々の電荷トラップ(イオン化されていない欠陥)等が原因であることが知られている.本研究は,TSC法によって検出した誘電緩和ピークとこれらの欠陥との関係を,明らかにすることを目的としている.
チタン酸鉛強誘電体薄膜はPt/Si(100)基板上に厚さ0.4〜0.3μmを通常のMOCVD法によりエピタキシャル成長させて作製した.上部電極は直径が0.5mmφ,厚さ100nmの金又は白金電極を真空蒸着法により作製した.
膜の抵抗率が比較的小さくリークしやすいチタン酸鉛薄膜の,熱処理効果について検討した.熱処理により最大分極(Pm)は減少し,膜の抵抗率が1.2×108Ωcmから3.0×108Ωcmへとわずかに増加した.また,P-E曲線は電界に対して非対称であった.熱処理前の薄膜にはTSCピーク温度(Tm)が74℃と130℃にあり,それぞれのピークのトラップ準位は0.45eVと0.52eVであった.しかし,熱処理後の試料にはこれらのピークは認められなかった.これらのTSCピークは電荷トラップによるものと考えられることから,熱処理により電荷トラップが消滅して,膜のリーク特性がわずかに改善されたものと考えられる.
チタン酸鉛薄膜のP-E曲線からリークによる電荷と静電容量による電荷の寄与を分離した結果,P-E曲線は印加電界方向に対して非対称であった,また,リーク電流による電荷は全体の分極による電荷と比べると小さいのでほとんど無視できることが解った.非対称なP-E曲線の原因は,特定の電極と誘電体の界面あるいはその近傍に存在する欠陥と考えられるが,現在さらに検討中である.
|
