| 研究概要 |
平成11年度は,CMOS双方向電流モード回路技術に基づく集合論理VLSIの実現方式とそれに適するコンピューティングアーキテクチャについて検討した.
1.双方向電流モード回路方式による小規模な集合論理回路を設計し,その動作をHSPICEシミュレーションにより検証した.情報担体となるM系列は,線形帰還シフトレジスタの出力を双方向電流信号に変換することによって発生し,信号の多重化を結線による電流加算のみで実現した.
2.上記の結果を踏まえて,集合論理に基づく9×9画素完全並列画像処理用テンプレートマッチング回路を0.6μmCMOS技術を用いて設計・試作し,その動作をシミュレーションおよび測定により確認した.40×40画素程度のテンプレートマッチング回路を構成した場合,M系列による情報の多重伝送に基づいて,システムのチップ面積を約30%,配線領域を約78%削減することが可能であることを明らかにした.
3.CMOS双方向電流モード回路技術は,しきい論理的な動作を基本とする並列処理アーキテクチャにおいて特に有用であると思われる.このようなアーキテクチャとして,配線問題が深刻になるニューラルネットワークについて検討した.CMOS双方向電流モード回路技術により,多重化された信号に対して,その検出動作と積和演算動作を一体化した受信回路を構成することが可能であることをHSPICEシミュレーションによって明らかにした.
4.上記の2および3の検討の結果,本研究で提案する情報の多重伝送の概念は,チップ内(およびチップ間)におけるCDMA通信として一般化が可能であると考えられる.今後,多値信号による多重通信などに代表される他の方式との定量的比較が必要であると思われる.
5.膨大な記録が必要になるFPGAなどの再構成型システムへのチップ内多重通信技術の適用について検討した.
|
