| 研究概要 |
本研究では,遺伝的アルゴリズム(GA)の既存の問題点に対処するために,(1)GAのパラメータ値をアルゴリズムの実行中に動的に変更する機能(この機能をパラメータ値の適応的調整という)を持ち,かつ計算時間の短縮のために,(2)ハードウェアで実現することを前提としたGAを開発することを目的とする.
本年度はまず我々が既に得ているGAパラメータの適応的調整に関する結果を拡張し,個体の優劣の度合を表わす指標としてエリート度の概念を拡張すると共に,エリート度に基づいて交差手法,交差適用確率,突然変異確率を統一的に調整する手法を開発した.開発した手法はプログラムとして実現し,従来手法との比較により提案手法の有効性を確認した.これらの結果は学術雑誌論文,および国際会議発表論文として発表した.
また,開発したパラメータの適応的調整手法を組み込んだGAのハードウェア化を検討し,ハードウェア記述言語を用いてチップ設計を行った.チップ設計においては処理速度の向上を目的として,並列処理,およびパイプライン処理を導入した.また,複数のチップによる並列処理も可能にした.個体の適応度を評価する回路は問題に依存し,問題によっては複雑な計算が要求されるので,この部分は論理の書き込みと消去が電気的に可能な高速FPGAで実現することとした.設計結果をRTLシミュレーションし,仕様どおりの動作をするかどうかを検証した.さらに論理合成を行い,ゲートレベル回路に変換し,ゲートレベルシミュレーションによりハードウェアとしての性能を評価した.これらの成果の一部は国際会議において発表した.設計したハードウェアの設計データは東京大学大規模集積システム設計教育研究センターに提出し,チップ試作を依頼している.チップは平成11年7月に納入予定である.
|
