|
近年のLSI技術の発展により、アナログLSIの大規模化、アナログ・デジタル混在LSIの需要などが増大した。現在、デジタルLSIに比べ、設計自動化が遅れているアナログLSIの設計コスト削減が切望されている。そこで、本研究では、アナログLSI設計、及びアナログ・デジタル混在LSI設計の階層化をはかるため、上位階層設計仕様と下位階層設計仕様との関係をモデル化する手法について検討する。まず、今年度は、簡単な例題として演算増幅回路を挙げ、この回路特性と素子値の変域との関係を実験計画法によりモデル化した。その結果、得られたモデルの精度は、最大誤差30%程度であった。
今後の課題は、より大規模な回路例について提案手法を適用して評価すること、アナログ・デジタル混在LSIにおける回路特性のモデル化についての検討、などが挙げられる。
|
