| 研究概要 |
本研究は,オンチップマルチプロセッサの構成方式について検討するものである.平成10年度は以下の検討を行った.
1. キャッシュラインのチップ外への追い出しの縮小
オンチップマルチプロセッサではチップ内のキャッシュへのアクセスとチップ外の主記憶へのアクセスではアクセス時間の差が非常に大きいため,一度チップ内に取り込んだデータを再利用に向けて極力追い出さないようにする工夫が必要である.報告者らは以前に他のプロセッサのキャッシュラインを退避領域に利用する方法と,2次キャッシュの位置に共有の退避用キャッシュを設ける方法を提案した.これらは個別での効果はわずかでしかなかったが,本研究ではこの2つを組み合わせ,これにさらに次に述べる制御機構の共有化を組み合わせることにより性能向上を目指す方式を考案した.
2. 制御機構の共有化
既存のプロセッサのマスクパタンを利用できることはオンチップマルチプロセッサを構成するひとつのメリットである.そのため,プロセッサコアの部分には手をつけず,周辺のキャッシュメモリ等の制御機構を共有化して無駄なバスアクセスを低減させる手法を検討した.このような場合,特に,キャッシュのヒット/ミスを判定するためのタグメモリの制御を半共有化し,あるプロセッサのアクセスが他のキャッシュのタグメモリも検査して目的のデータがあれば利用できるようにすることが有効であると考えられる.これにより,同一キャッシュラインがチップ内に複数存在するのを避けることができ,キャッシュメモリ領域を効率良く使用できる.
現在,以上の検討に基づいて小規模バス結合型の構成について提案機構の評価を行なうため,シミュレータを製作しているが,具体的な評価には至っていない.今後,さらに機構に検討を加え,詳細なシミュレーションを行う予定である.
|
