| 研究概要 |
真理値表の進化手法を用いたパターン認識用集積回路の対象として,FPGA(Field ProgrammableGate Array〉等の再構成可能な集積回路を利用したパターン認識ハードウェアの設計手法を提案した.本手法では,事例データベースを基に真理値表を作成し,この真理値表が未知事例データ(質問〉も正しく包含するように変換する.この変換のためのオペレータの決定に遺伝的アルゴリズムを使用し,そのための遺伝子と染色体構造,および遺伝的操作を提案した.オペレーションを施した真理値表(汎化能力をもつように進化した真理値表)から展開されたANDのゲート群に,認識精度を向上させるためのカウンタ,最大値検出回路を付加して認識ハードウェア(専用集積回路チップ)を構成する.本提案手法を英単語の発音記号推論チップの設計に適用し,その性能を評価した(発音記号推論は,パターン認識問題の一部である).推論精度の評価はパーソナルコンピュータ上で行った.回路規模の評価は,論理合成CAD(Computer Aided Design)ツールに真理値表を入力することで見積もった.また,動作速度は,論理合成結果の一部を評価ボード上に実装し実測した.その結果,以下の結果を得た.
1) 回路規模266,388ゲート,1音素当たりの推論時間(推論速度)500nsで推論精度81.9%を得た.
2) この推論精度は従来技術である記憶ベース推論とほぼ同等であるが,推論速度は高速で,かつ,ハードウェア量もはるかに小規模である.
本提案手法により,パターン認識問題の並列性を直接的にハードウェアに埋め込み,かつ,問題の状況に応じて適応的に再構成できるパターン認識チップが可能となる見通しを得た.
|
