| 研究概要 |
Ku帯(12～18GHz)フェイズドアレイアンテナ用に,SOIウェハの両面D-RIE加工によるレイヤ分離型RF-MEMSスイッチとLTCC遅延線路によるハイブリッド移相器を作製した.スパッタ導波路スイッチを用いることで8mm×8mm×0.55mm角チップの4ビット移相器を実装した.4ビットそれぞれの移相評価と120万回以上の駆動試験を行った.その後,高周波特性改善と歩留まり向上へ向け,金めっき厚膜導波路によるシリコンモノリシック移相器の開発を進めた.SOI基板による4ビットシリコンモノリシック移相器の原理検証として,1ビット型(22.5°移相)のモノリシック移相器を作製し,動作評価と高周波特性測定を行った.サイズは2,0mm×3.4mm×0.14mm角とハイブリッド型1ビット分の半分以下であり,櫛歯型静電アクチュエータの駆動電圧40V, 12.5GHz信号0.10mW通過時における挿入損失-1.64～-1.82dB,反射損失-8,92.～-12.6dB,アイソレーション-40.29dB,移相誤差は1ビットあたり5.5°であった.複数ビット移相器開発へ向け,有限要素法の3次元電磁界シミュレータHFSSを用いて2ビットと4ビットのシリコンモノリシック移相器の設計最適化,ハイブリッド移相器に対する優位性評価を行った.設計したモノリシック移相器で見込まれる最小サイズは4.9mm×4.0mmであり,実用化されている化合物半導体スイッチを用いた移相器と比較しても,サイズ・高周波特性ともに優れた結果を得た.また,移相器以外のSOIレイヤ分離設計によるRF-MEMSデバイスとして,櫛歯電極によるアナログ可変容量MEMSキャパシタをHFSSで設計し,従来のMEMSキャパシタに対する小型化の利点を示し,実際にプロセス検証まで行った.現在実用化されているデジタル可変容量MEMSキャパシタでは,数百MHz～数GHz帯域での小型無線デバイスに対して十分に微小な容量値変化が難しいため,アナログ可変容量コンデンサの改善が求められており,本研究手法のレイヤ分離設計により,MEMSアナログキャパシタが困難とする小型化を可能にできると考えられる.
|
