| 研究分担者 |
澤田 直 九州大学, 大学院・システム情報科学研究院, 助手 (70235464)
岩井原 瑞穂 九州大学, 大学院・システム情報科学研究院, 助教授 (40253538)
安浦 寛人 九州大学, 大学院・システム情報科学研究院, 教授 (80135540)
石原 亨 東京大学, 大規模集積システム設計教育研究センター, 助手 (30323471)
|
|---|
| 研究概要 |
本研究では,スケーラブル・システムの構成要素となるシステムLSI,すなわち,「スケーラブル・システムLSI」を最適化設計するための手法を開発することを主目的としている。最終年度に当たる本年度は,主に以下の研究を遂行した。
1.設計空間探索型設計支援ツールの開発および実装:前年度構築した「汎用マイクロプロセッサ+マルチFPGA」構成のエミュレータ上に搭載する設計最適化支援ツールの1つとして,プログラム実行上の「Hot Spot(頻繁に実行される部分)」等を検出する「ハードウェア・プロファイラ」を開発した。また,「マルチFPGA」部を「再構成可能型コプロセッサ」とするシステムLSI構成をエミュレートするための環境も設計した。
2.低消費電力高性能マイクロプロセッサの設計および評価:性能との間でトレードオフを取りつつシステム・レベルで消費電力を低減化する各種のアーキテクチャならびに設計技術を開発した。具体的には,パイプライン・レジスタのバイパスを可能とする「可変パイプライン・ステージ」方式,機能ユニットで実現すべき機能自身を動的に変更可能とする「再構成可能型機能ユニット」,性能/消費電力要求に応じて使用する機能ユニットを動的に選択する「冗長データパス」方式,タグ検索すべきウェイを投機的に1個に絞る「ウェイ予測型」セットアソシアティブ・キャッシュ,命令フェッチ履歴に応じてタグ検索を省略する命令キャッシュ方式,等である。
3.「スケーラブル・システムLSI」の試作設計:「スケーラブル・システムLSI」の1例として,「再構成可能型コプロセッサ」と汎用マイクロプロセッサ・コアMCORE(モトローラ社製)を混載したシステムLSIを設計し,MPEG2デコーダ・プログラムによりその効果を評価した。本システムLSIは,東京大学大規模集積システム設計教育研究センター(VDEC)のLSI試作サービスを用いて試作する予定である。
|
