| 研究課題/領域番号 |
11450005
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
平山 博之 東京工業大学, 大学院・総合理工学研究科, 助教授 (60271582)
|
|---|
| 研究分担者 |
高柳 邦夫 東京工業大学, 大学院・総合理工学研究科, 教授 (80016162)
大島 義文 東京工業大学, 大学院・総合理工学研究科, 助手 (80272699)
|
|---|
| キーワード | シリコン / ゲルマニウム / 分子線エピタキシー / 走査トンネル顕微鏡 / ステップ形状 / 表面歪み / ミスフィット |
|---|
| 研究概要 |
Si基板上のSi_<1-X>Ge_X薄膜のエピタキシャル成長では、SiとGe間のMisfitによりストレスや歪みが導入される。本研究は、走査トンネル顕微鏡(STM)にSi_<1-X>Ge_X分子線エピタキシャル装置(MBE)を接続した装置を作成し、Misfit起源のストレスや歪みが、その後の成長過程に与える影響を原子レベルで明らかにすることを目的として行われた。
研究期間中に、我々は特殊高温セルを用いるSi_<1-X>Ge_X-MBE装置をSTMと接続し、これらを同一の除振台に乗せることで、MBEにおける成長表面を原子分解能で観察できる装置を作成した。MBEにおけるレート制御、組成制御性などの基本性能チェック後、実際にSi結晶基板にSi_<1-X>Ge_X薄膜をエピ成長させ、その表面モフォロジーの変化の過程を原子分解能で詳細に観察した。観察は、表面ストレスの影響がステップ形状に直接反映されるSi(001)基板を中心に行った。この結果、Si(001)表面上でのSi_<1-X>Ge_X成長では、0.46nm程度の膜厚までは,膜厚と共に表面に点欠陥が導入され、その後これらは線状のdimer vacancy line(DVL)を形成すること、(DVL)間の間隔は膜厚と共に減少し、1.3nm程度でSi表面格子の8倍程度になること、DVLの出現と共にそれまで平坦だった表面は細かいテラスがあちこちで局所的に積み重なったラフ表面に変化すること、またこの時平坦な表面ではwavyであったSBステップが直線的になることを見出した。さらにSi(001)基板上に成長したSi_<1-X>Ge_X表面上に再びSi薄膜を成長させると、表面のテラスサイズが大きくなり表面は平坦さを回復すること、ただしこの時DVLはかなりの膜厚まで残ることが明らかになった。
|
