| 研究概要 |
デバイスシミュレータを用いて,SOIデバイスの動作機構の解析を行った。相互コンダクタンスが最大値を示す低ドレイン電圧で駆動することにより,インパクトイオン化によるキンク効果や,パンチスル-現象が抑えられて高いドレイン抵抗が得られるため,増幅器等に用いる場合に最適な条件であることを明らかにした。さらに,求められた最適バイアス条件範囲で動作する低振幅動作増幅回路を設計した。従来設計では,低周波数領域でSOIデバイス特有の利得劣化が見られるが,今回設計した回路では,低周波数領域においても高い利得が得られることが明らかになった。さらに,低振幅動作増幅回路を用いた高精度パイプライン型A/D変換回路を設計した。
超高速な信号を精度良く伝播させるための最適配線構造の解析を,Maxwellの方程式に基づく電磁界シミュレーションにより実施した。一般的なシリコン基板構造に代わり金属基板構造にすることで信号の減衰・位相遅れが抑えられ,100ps程度のパルス信号が2mm程度伝播可能であることが分かった。しかし,金属配線の寸法が,信号周波数で決まる表皮深さより小さくなる領域では,配線自身の抵抗による減衰が生じ,信号伝播特性が劣化することが明らかになったが,気体絶縁配線構造にすることにより効果的に信号減衰を防止できることも分かった。
SOIウェハのSOI層/埋め込み酸化膜界面特性に由来するノイズがデバイス特性に与える影響について実験的に検証した。高精度アナログ回路応用には,雑音特性に優れたエピタキシャル成長法による張り合わせSOIウェハを使用することが重要であることが明らかになった。
また,高速動作のための金属ゲートMOSトランジスタ構造を作成する製造プロセスを開発した。高密度プラズマスパッタ法によるTaNx/Ta/TaNx構造により信頼性の高い金属ゲート電極構造が形成できることが実証された。
|
