|
イメージセンサ上で超並列画像処理を行う超高速ビジョンチップは、ロボット、FA、高度道路交通システム(ITS)等におけるリアルタイム画像処理を実現する基幹デバイスとなる。そのリアルタイム処理のボトルネックは、イメージセンサから並列処理プロセッサへ信号を受け渡す際のA/D変換にある。従来、A/D変換器を並列に並べる場合、小面積低速のA/D変換器が用いられ、高速化において課題があった。本研究者は、動画像の相関を利用して、高速A/D変換を小さい回路規模で実現することで並列実装数を増し、極めて高速な動画像A/D変換が行えることを明らかにしている。実際に並列型A/D変換を用いた方式では、従来に比べて、8bit精度で、約4分の1、10ビット精度では約6分の1の比較器数で実現でき、変換速度を同等にできることを明らかにした。また、ライン状に並列実装して高速化するA/D変換方式としてカスコードアンプを用いたパイプラインA/D変換器が有用であり、画素部からの読み出し信号との同期を100%の効率で行えることを示した。実際に、10bit20MHzのパイプラインA/D変換器を0.6μm CMOSにより試作し、微分非直線性0.6LSB以下の良好な精度が得られた。またセンサ上に集積化すること考慮した8bit10MHz動作のパイプラインA/D変換器を設計し、現在試作に投入している。極めて小面積で構成でき、512×512画素のセンサに対して、128チャネル用いた場合の実装面積が6.9×1.5mm^2となった。これにより10000frames/sの極めて高速な並列A/D変換が行えることがわかった。今後はセンサ部に電子シャッタ動作を設け、その読み出し動作との整合を検討する。最終的に超高速ビジョンチップの実現に向け、CMOSイメージセンサとA/D変換器までを集積化したデバイスの試作を目指す。
|
