| 研究分担者 |
石川 雅之 木更津工業高等専門学校, 電気電子工学科, 助教授 (50143665)
金子 峰雄 北陸先端科学技術大学院大学, 情報科学研究科, 助教授 (00185935)
高木 茂孝 東京工業大学, 大学院・理工学研究科, 助教授 (10187932)
和田 和千 東京工業大学, 大学院・理工学研究科, 助手 (00302943)
高窪 かをり 東海大学, 工学部, 講師 (40282834)
|
|---|
| 研究概要 |
次世代高性能アナログ集積回路の実現を目標として,昨年度に引き続き,今年度もアナログ回路の基本構成要素の検討を中心に行った.
集積回路プロセス技術の進歩により素子は微細化し,低消費電力で高速に動作する.しかし,素子の微細化による素子耐圧の低下のため電源電圧が低下してきている.これに対応するため,3V以下の低電源電圧でも動作可能なアナログ基本構成要素を各種提案した.
まず,電源電圧間にトランジスタを2個しか縦積みとしない構成により,1V電源電圧で1V出力電圧の得られる電圧フォロワの構成方法を提案し,提案回路をMOSトランジスタスイッチの特性改善に応用した.また,フィルタなどの構成に重要な積分器について,内部の積分容量に加わる電圧を圧縮できるCompanding積分器を少数のMOSFETで構成する手法についても提案し,3V電源電圧での動作を確認した.さらに,同一種類のMOSFETを用いて,電圧制御電流源の一種であるOTAに加えることのできる入力電圧範囲を電源電圧まで拡大する手法を提案し,3V電源電圧の下で目標の入力電圧範囲を実現できることを確認した.
以上の基本構成要素の検討の他に,今年度はアナログ集積回路に加わる雑音の低減手法についても検討を行った.より柔軟な汎用性のあるシステムを構築するために,しばしばアナログ回路とディジタル回路を同一チップ上に構成する.この場合,ディジタル回路からのスイッチング雑音がアナログ回路に混入し,アナログ回路の特性を劣化させる.この雑音を低減するために,雑音と同じ大きさで符号が反転した信号を加えて雑音を打ち消す手法を提案した.この手法の有効性を確認するためにシミュレーションを行い,100MHzという高い周波数においても15dB程度雑音を低減できることを確認した.
今後は,これらの成果を基に,より大規模なアナログ集積回路の構成について検討し,集積回路化に不可欠なレイアウト手法についても検討を進めていく.
|
