| 研究分担者 |
金子 峰雄 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (00185935)
高木 茂孝 東京工業大学, 大学院・理工学研究科, 教授 (10187932)
西原 明法 東京工業大学, 教育工学開発センター, 教授 (90114884)
高窪 かをり 東海大学, 工学部, 助教授 (40282834)
石川 雅之 木更津工業高等専門学校, 電気電子工学科, 教授 (50143665)
|
|---|
| 研究概要 |
本研究では,次世代高性能アナログ集積回路の実現を目標とし,これまでに提案してきた基本構成要素を用いたアナログ回路の構成やアナログ回路の自動合成システムの実現を中心に検討を行った.
集積回路プロセス技術の進歩とともに,電源電圧が減少する傾向にあり,この問題に関して本研究では,回路中の最も低い電位から最も高い電位までの範囲の入力を許容できる基本構成要素を提案してきた.この研究を発展させ,大きな入力信号を与えられた回路の許容入力範囲にマッピングさせることにより許容入力を拡大する方法を提案した.原理的には,提案手法は広範囲のアナログ回路に適応することができ,信号振幅の減少という問題に関して一解決方法を示した.
また,従来提案した,遺伝的アルゴリズムを用いたアナログ回路の自動合成システムをトランジスタレベルで構成し,動作を検証した.具体的には,複数個のトランジスタからなる「セル」と呼ぶ回路ブロックを複数個用意し,セル内のトランジスタの選択や配線,セルどうしの選択や配線を遺伝的アルゴリズムを用いて変更し,絶対値特性や2乗特性,3乗特性が実現できることを確認した.構成したシステムは9個のセルを用いたが,セルの数を増やすことにより,より広範囲のアナログ回路が自動合成可能であると期待している.
これ以外に,従来提案した基本構成要素や新たに提案した要素回路を用いて,回路規模の大きいΔΣ型A-Dコンバータの構成についても検討を行い,100μW程度という低い消費電力で実現可能であることを示した.
|
