研究概要 |
平成12年度は,交付申請書の項目[A]〜[C]に対応して,以下の成果を得た. [A]前年度に開発した非2進超高速算術演算アルゴリズムに基づいて,シグナルプロセッサ用各種データパスの設計と試作を行った.具体的には,(i)32ビット基数4並列除算器については,これまで最速の冗長2進除算器に比べて演算時間を34%削減し,(ii)基数2-4-8CORDIC演算器については,冗長2進CORDIC演算器と比較して演算時間を33%削減することに成功した.(iii)SW(Signed-Weight)数系に基づく再構成型積和演算データパスについては,0.6μmCMOS技術においてサンプリングレート100MHz程度のFIRフィルタをプログラマブルに実現できることを明らかにした.(iv)冗長複素数系に基づく実数/複素数再構成型演算データパスについては,複素乗算モードにおいて従来の設計に比べて消費電力を43%削減可能であることを明らかにした.現在,試作チップの詳細な動作試験を実施している. [B]提案するチップ内CDMA通信技術の適用範囲を明らかにするために,ニューラルネットワークなどへの応用を検討した.また,チップ内CDMA基本回路に関して個別素子による試作と双方向電流モードCMOS回路方式を用いた試作を行った.この結果,実用化のためにはキャリアの位相オフセット誤差の問題を解決する必要があることが判明した.多値CDMA方式を考案して,これを解決する可能性を見出した. [C]本研究者が提案する「酵素トランジスタ」と呼ばれる分子素子モデルに基づく無配線集積回路が原理的に実現可能であることを電気化学やマイクロ加工技術などを駆使して実証した.酵素トランジスタを模擬する1次元マイクロ電極アレーを集積化した基板を試作し,世界で初めてマイクロ電極の協調動作による興奮性反応拡散波の発生に成功した.
|