| 研究概要 |
研究第2年度にあたる本年度は,スーパーインテグレーションによるデータ駆動プロセッサアーキテクチャの性能予測・検証を目的とした,データ駆動型開発支援環境,および本環境を活用して行うネットワーキング向きデータ駆動プロセッサアーキテクチャの実現法について,以下のような検討を加えた.
(データ駆動型開発支援環境)
プログラム上に生じた副作用および仕様の誤りの検出支援,さらには,性能・時間制約を含めた仕様に基づく性能予測・検証のための対話的なプロトタイピング機能を持つデータ駆動型仕様記述環境のプロトタイプを構築した.具体的には,入出力部における実時間性を含めた要求仕様の記述手法を提案するとともに,部分的に実行可能となったプログラムに対する実時間性を含めた記号実行結果・性能予測結果を仕様記述水準に提示する手法として,シーケンスチャートを用いたターンアラウンドタイムの表示,ならびに,グラフを用いた負荷の表示の実現法を検討した.さらに,データ駆動プロセッサのマルチプロセッサへのプログラムの分散配置,命令セットアーキテクチャ,およびパイプライン構成の設計・性能予測,および検証の実現法について提案し,アプリケーションからプロセッサアーキテクチャに至るまでのデータ駆動型開発支援環境として発展できる見通しを得た.
(ネットワーキング向きデータ駆動プロセッサアーキテクチャの実現法)
スーパーインテグレーションによるデータ駆動プロセッサアーキテクチャの具体例として,分散オブジェクト環境におけるプロトコル処理向きデータ駆動プロセッサアーキテクチャについて検討した.データ駆動型開発支援環境を駆使して,プロトコル処理向きに命令セット,およびパイプライン構成を最適化し,適切なプログラム分散配置を行えば,上記のプロトコル処理が1チップで実現できることを明らかにした.
|
