| 研究概要 |
研究最終年度にあたる本年度は,スーパーインテグレーションによるデータ駆動プロセッサアーキテクチャの性能予測・検証を目的として,データ駆動型開発支援環境,および本環境の対象とするネットワーキング向きデータ駆動プロセッサアーキテクチャについて,以下のような成果を得た.
(データ駆動型開発支援環境)
プログラム上に生じた副作用および仕様の誤りの検出支援,さらには,性能・時間制約を含めた仕様に基づく性能予測・検証のための対話的なプロトタイピング機能を持つデータ駆動型開発支援環境のプロトタイプを構築した.具体的には,入出力部における実時間性を含めた要求仕様の記述手法を提案するとともに,部分的に実行可能となったプログラムに対する実時間性を含めた記号実行結果,ならびに,ターンアラウンドタイム,負荷の予測・検証結果を仕様記述上に提示する機能を実現した.さらに,データ駆動プロセッサのマルチプロセッサへのプログラムの分散配置,命令セットアーキテクチャ,およびパイプライン構成の設計・性能予測,および検証の実現法を検討し,仕様記述からプロセッサアーキテクチャの水準まで一貫したデータ駆動パラダイムによる開発支援が可能であることを明らかにした.
(ネットワーキング向きデータ駆動プロセッサアーキテクチャ)
分散オブジェクト環境におけるプロトコル処理,ならびにメディア処理のデータ駆動型実現法の検討を通じて,ネットワーキング向きデータ駆動プロセッサアーキテクチャの基本仕様を明らかにした.具体的には,データ駆動型開発支援環境を駆使して,プロトコル・メディア処理向きに命令セット,およびパイプライン構成を最適化し,適切なプログラム分散配置を行えば,上記のプロトコル処理が1チップで実現できることを明らかにした.
|
