| 研究課題/領域番号 |
11480066
|
|---|
| 研究種目 |
基盤研究(B)
|
| 配分区分 | 補助金 |
|---|
| 応募区分 | 一般 |
|---|
| 研究分野 |
計算機科学
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
田中 英彦 東京大学, 大学院・情報理工学系研究科, 教授 (60011102)
|
|---|
| 研究分担者 |
清水 修 東京大学, 大学院・情報理工学系研究科, 助手 (20011182)
坂井 修一 東京大学, 大学院・情報理工学系研究科, 教授 (50291290)
|
|---|
| 研究期間 (年度) |
1999 – 2001
|
| キーワード | 大規模データパスプロセッサ / 計算機アーキテクチャ / マイクロプロセッサ / 命令レベル並列 / 投機実行 / マルチパス実行 / 分岐予測 / 値予測 |
|---|
| 研究概要 |
本年度は大規模データパス(VLDP)アーキテクチャの詳細な仕様を策定し、シミュレータによる評価を行った。大規模データパスアーキテクチャの特徴の1つである複数パス実行について、フェッチ効率を高めるため、シングルパスのみを重点的にフェッチするモードと、複数のパスをフェッチするモードを動的に切り替える機構を提案し、シミュレータに実装した。out-of-orderに発行される異なるパス間のロード/ストア命令の処理について、従来のロードストアキューを分割し、実装のスケーラビリティを高める手法を提案し、シミュレータに実装した。これらの提案を含め、昨年度までに検討してきた、複数パスフェッチ、複数パス管理、分散レジスタファイル、ロードストアユニット等の各要素技術を詳細化し、各モジュール間の信号線や、パイプライン動作のタイミング、保持ステートなどを決定した。また各モジュールを統合、調整し、アーキテクチャ仕様を策定した。
仕様に従い、サイクルベースで記述されたVLDP統合パイプラインシミュレータを作成した。また、命令セットの策定、機能シミュレータの作成、VLDPアセンブラの作成など、シミュレーション環境の整備を行った。
VLDPアセンブラで出力したVLDP実行バイナリを入力として、統合シミュレータを動作させ、アーキテクチャの評価、最適化を行った。
|
