エネルギー回復型低消費電力プロセッサーアーキテクチャの開発

2001 年度 実績報告書

• 研究課題/領域番号: 11558035
• 研究機関: 福岡大学
• 研究代表者: VASILY.G Moshnyaga 福岡大学, 工学部, 教授 (40243050)
• 研究分担者: 小野寺 秀俊 京都大学, 工学研究科, 教授 (80160927) ; 鶴田 直之 福岡大学, 工学部, 助教授 (60227478) ; 末次 正 福岡大学, 工学部, 助教授 (60279255)
• キーワード: プロセッサ / アーキテクチャ / 低消費電力 / エネルギー回復 / 設計手法 / 断熱回路 / 回路設計 / 集積回路

研究概要

平成13年度の計画は概ね予定通りに行なわれた。
1.LSIの試作・テストボード作成。平成12年度に開発したプロトタイプ・プロセッサの回路設計ならびに動作確認を行った。設計したプロセッサは5段のパイプライン・ステージで構成されるRISC型CPUである。パイプライン・レジスタならびにレジスタ・ファイルは断熱回路方式で実現されており、フルカスタム設計により実装した。その際、Spice回路シミュレータを用いた動作確認やより詳細なタイミング解析を行った。また、プロトタイプ・プロセッサを構成する他のコンポーネントに関しては、ハードウェア記述言語(実際にはVerilog-HDLを使用)を用いて設計した。これらは、論理合成ツールによりゲート・レベルに変換され、自動配置配線ツールを用いてレイアウトされる。その後、フルカスタム設計部分とHDL設計部分とを統合し、最終的なプロトタイプ・プロセッサの設計を完了した。なお、本設計ではVDECから提供された0.35umのCMOSテクノロジを使用した。LSIを搭載した簡単な評価用プロセッサボードの設計を行った。本評価ボードは、開発したプロトタイプ・プロセッサLSIならびにデータ入力回路により構成され、ワークステーション等のホスト・コンピュータと接続可能である。
2.プロセッサ・チップ試作品の評価。上記1で説明した評価用ボードで使用するための入出力インターフェイス・ソフトウエアを開発した。また、本研究で開発した低消費エネルギー型プロセッサの有効性を評価するため、従来型プロセッサのHDL設計、ならびに、自動配置配線ツールを用いたレイアウトを行った。そして、試作した低消費エネルギー型プロセッサならびに従来型プロセッサに関して、ハードウェア・コスト(実装面積)、最大動作クロック周波数、ならびに、消費電力(および消費エネルギー)の比較・評価を行い、提案した手法の有効性を確認した。また、エネルギー回復型回路における設計自動化を目的として、カルノー図に基づく設計アルゴリズムならびにCADツールの実現に関して検討した。
3.研究成果報告書の作成。本研究に関する研究実績および成果の報告書を作成した。

研究成果

• [文献書誌] V.G.Moshnyaga: "Issue Queue Energy Reduction Through Dynamic Voltage Scaling"IEICE Transactions on Electronics. E85-C(2). 272-278 (2002)
• [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Trends in High-Performance, Low-Power Cache Memory"IEICE Transactions on Electronics. E85-C(2). 304-314 (2002)
• [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Omitting Cache Look-Up for High-Performance, Low-Power"IEICE Transactions on Electronics. E85-C(2). 279-2887 (2002)
• [文献書誌] V.G.Moshnyaga, H.Tsuji: "Reducing Cache Energy Dissipation through Dual-Voltage Supply"IEICE Transactions on Fundamentals in Electronics, Communications and Computer Science. E84-A(11). 2762-2768 (2001)
• [文献書誌] V.G.Moshnyaga: "Reducing Switching Activity of Subtraction via Variable Truncation of the Most Significant Bits"Journal of VLSI Signal Processing Systems. (accepted for publication). (2002)
• [文献書誌] K.Inoue, V.G.Moshnyaga, K.Murakami: "Dynamic Tag-Check Omission : A Low Power Instruction Cache Architecture Exploiting Execution Footprints"Workshop on Power-Aware Computer Systems, (in Int. Symposium on High-Performance Computer Architecture). 15-22 (2002)
• [文献書誌] V.G.Moshnyaga: "Energy Reduction in Queues and Stacks by Adaptive Bit-width Compression"ACM/IEEE International Symposium on Low-Power Electronic Design (ISLPED'2001). 22-27 (2001)
• [文献書誌] V.G.Moshnyaga: "Cache Energy Reduction by Dual Voltage Supply"IEEE International Symposium on Circuits and Systems (ISCAS-2001). Vol.4. 922-925 (2001)
• [文献書誌] V.G.Moshnyaga: "Reducing Energy Dissipation of Complexity Adaptive Issue Queue by Dual Voltage Supply"Workshop on Complexity-Effective Design (International. Symposium on Computer Architecture). 23-30 (2001)
• [文献書誌] V.G.Moshnyaga: "Techniques for low energy processor architecture design"5th World Multi-conference on Systemics, Cybernetics and Informatics (SCI-2001). 45-52 (2001)
• [文献書誌] J.Tanaka, H.Shin-ei, V.G.Moshnyaga: "An Experimental Comparison of Adiabatic Logic Styles"IEEE International Conference on Circuits and Systems (SCS'2001). 161-164 (2001)
• [文献書誌] V.G.Moshnyaga: "Reducing switching activity of subtraction via bit truncation"IEEE International Conference on Circuits and Systems (SCS'2001). 165-168 (2001)
• [文献書誌] V.G.Moshnyaga, K.Inoue, Y.Yamamoto: "Reducing Activity of Multiplier-Accumulator Through Dynamic Operand Transformation"International Technical Conference on Circuits, Systems, Computers and Communications (ITCCSCC-2001). 143-146 (2001)
• [文献書誌] 井上弘士, モシニャガ ワシリー, 村上和彰: "実行頻度の偏りを利用した命令ROMの低消費エネルギー化手法"第15回回路とシステム(軽井沢)ワークショップ. (2002)
• [文献書誌] V.G.Moshnyaga: "Reducing Power Consumption of Video Memory Through Adaptive Bit-Width Compression"第14回 回路とシステム(軽井沢)ワークショップ. 549-554 (2001)