|
近年、Si半導体デバイスの飛躍的な進歩により、集積回路の高集積化、高性能化が推し進められてきた。しかしながら現在、その基礎である微細加工技術の限界が見え始めてきている。本研究では、このような背景から新たなSi系材料としてIV族混晶半導体であるSi_<1-y>C_yに注目した。特に、この材料をSi基板上に成長させる技術を開発・確立し、歪みを応用した電子移動度の向上を目指した。その結果、本年度は以下の成果が得られた。
1.モンテカルロ・シミュレーションにより、Si上の歪みSi_<1-y>C_y膜の電子移動度について理論的に考察した。その結果、C濃度1%程度において、歪みにより電子移動度が焼く1.5倍増大することを見出した。またC濃度3%以上においては、合金散乱により電子移動度は低下するとの知見を得た。
2.昨年度のホットワイヤーセル法に加え、プラズマCVD法、光CVD法を用いたSi_<1-y>C_y薄膜の成長を試みた。その結果、約200℃という低温度下でのSi上へのSi_<1-y>C_y膜のエピタキシャル成長に成功した。
3.いずれの手法で作製した膜も、as-grownの状態では置換型Cに起因するラマン・スペクトルは認められず、N_2雰囲気中700℃アニールにより、置換型Cからの局所フォノン・モードが観測された。アニール後の膜は、X線逆格子マッピングから、予測通り2軸性応力を受けていることを確認した。
4.SiH_2(CH_3)_2を用いたプラズマCVD法により、最高でC量3.5%という他に類を見ない高い置換型C組成を有するSi_<1-y>C_y膜の作製に成功した。
5.プラズマCVD法により、PH_3を用いたSi_<1-y>C_y膜へのPドーピングを行った。その結果、C組成1%において電子濃度1.2×10^<19>cm^<-3>のドーピングに成功した。
|
