時間制約付LOTOS言語で書かれた通信プロトコル仕様のハードウェア化に関する研究

1999 年度 実績報告書

• 研究課題/領域番号: 11650379
• 研究機関: 大阪大学
• 研究代表者: 東野 輝夫 大阪大学, 大学院・基礎工学研究科, 教授 (80173144)
• 研究分担者: 北嶋 暁 大阪大学, 大学院・基礎工学研究科, 助手 (00304030) ; 中田 明夫 広島市立大学, 情報科学部, 助手 (60295839) ; 岡野 浩三 大阪大学, 大学院・基礎工学研究科, 講師 (70252632) ; 北道 淳司 大阪大学, 情報処理教育センター, 講師 (20234271) ; 船曳 信生 大阪大学, 大学院・基礎工学研究科, 助教授 (70263225)
• キーワード: 通信プロトコル / 形式記述技法 / LOTOS / ハードウェア高位合成 / レジスタ転送レベル / VHDL / 実時間システム / スケジューリング

研究概要

近年のネットワークの発展に伴い,通信プロトコルの形式仕様からその仕様を実現するハードウェア回路を自動合成するための研究が盛んに行われている.特に,ネットワークスイッチやQoS制御を行うマルチメディアシステムなどでは,I/Oのみならずプロトコル内部の各処理を与えられた時間制約通りに実行する必要があり,そのためのハードウェア機構が必要である.時間制約付LOTOSは並行,選択,割込などの構文と実時間マルチランデブ機構(同期機構)を持つ通信プロトコル用の仕様記述言語である.本研究では,時間制約付LOTOSで書かれた通信プロトコル仕様をレジスタ転送レベルの回路記述に自動変換するための一つの手法を考案し,その手法に基づく回路合成システムを試作した.考案した手法では,並行に動作する同一周期を持つEFMS群とその間の時間制約やマルチランデブ指定の記述から,その仕様を実現するレジスタ転送レベルのVHDL記述を自動生成し,そのVHDL記述を市販のCADツールを用いてハードウェア化する.現在,試作したシステムを用いてATMスイッチなどを例題にハードウェア回路の合成実験を行い,提案手法の有効性を評価している.考案した合成手法の概要と一部の適用実験の結果については,ハードウェアの設計手法に関する著名な国際会議の一つである37th ACM/IEEE Design Automation Conference (DAC-2000,June 2000)で発表する予定である.

研究成果

• [文献書誌] 北嶋,安本,東野,谷口: "Deriving Concurrent Synchronous EFSMs from Protocol Specifications in LOTOS"電子情報通信学会英論文誌(A). E82-A-4. 487-494 (1999)
• [文献書誌] 辰本,安倍,安本,東野,松浦,山口,谷口: "時間拡張 LOTOS コンパイラの作成とマルチメディアアプリケーションへの応用"情報処理学会論文誌. 41-2. 424-434 (1999)
• [文献書誌] 片桐,北嶋,安本,東野,谷口: "LOTOS で記述されたプロトコルの VHDL による実現とその評価"情報処理学会DICOMOシンポジウム論文集. 31-36 (1999)
• [文献書誌] 中田,服部,東野,谷口: "時間制約と入出力データに関する条件判定が同時に記述できるオートマトンモデルとその双模倣等価性検証法"情報処理学会DPワークショプ. 37-42 (1999)
• [文献書誌] 片桐,安本,東野,谷口: "Hardware Implementation of Communication Protocols modeled by Concurrent EFSMs with Multi-way Synchronization"Proceediogs of the 37th ACM/IEEE Design Automation Conference. 37(掲載予定). (2000)
• [文献書誌] 桐村,片桐,安本,東野,谷口: "ある時間周期で動作する並行 EFSM 群のハードウェア化の一手法"情報処理学会DICOMOシンポジウム論文集. (掲載予定). (2000)