| 研究分担者 |
岡野 浩三 大阪大学, 大学院・基礎工学研究科, 講師 (70252632)
北道 淳司 大阪大学, サイバーメディアセンター, 講師 (20234271)
安本 慶一 滋賀大学, 経済学部, 助教授 (40273396)
中田 明夫 大阪大学, 大学院・基礎工学研究科, 助手 (60295839)
北嶋 暁 大阪大学, 大学院・基礎工学研究科, 助手 (00304030)
|
|---|
| 研究概要 |
近年,通信プロトコル向けの言語の開発とその効率の良い実装法に関する研究が盛んに行われている.特に時間制約を含む通信プロトコルの仕様を簡潔に記述するには,「実時間マルチランデブ」と呼ばれる複数プロセス間での高度な同期機構(プロセス間のデータ交換のみならず,指定された時間に指定された同期条件が成立するときのみ同期を行う機構)を利用できることが望ましい.時間制約付LOTOS(E-LOTOS)は並行,選択,割込などの構文と実時間マルチランデブ機構を持つ通信プロトコル用の言語である.近年のネットワークの高速化に伴い,これらの通信プロトコルをハードウェア回路として実現する要求が高まっている.特に,ネットワークスイッチやQoS制御を行うマルチメディア通信プロトコルでは,I/0のみならずプロトコル内部の各処理を与えられた時間制約通りに実行する必要があり,そのためのハードウェア機構が必要となる.本研究では,E-LOTOSで書かれた時間制約付きの通信プロトコル仕様をレジスタ転送レベルの回路記述に自動変換するための一つの手法を考案すると共に,その手法に基づく回路合成システムを作成した.考案した手法では,E-LOTOSで書かれた時間制約付きの仕様を複数個のEFSM仕様とその間の同期制御を表すランデブー表に分解し,それらをもとにハードウェア記述言語VHDLで書かれたレジスタ転送レベルの回路記述に変換した.得られた回路記述は市販のハードウェア合成系を用いて,FPGAやVLSI回路に自動変換できる.作成したシステムを用いてネットワークスイッチなどの実装実験を行い,提案手法の有効性を評価した.
|
