|
本研究では、パイプライン実現により適応フィルタの処理を高速化することを目的とする.適応フィルタは、未知系への自律的な学習を可能とし、移動体通信における通信路の等価などへの応用が期待されている.現在知られている適応フィルタは、最小平均2乗(LMS)および再帰最小自乗(RLS)の2つに分類できる.このうちRLSは、学習に要する時間がLMSに比べ非常に短いことが知られている.一方、実現に必要となる演算規模の観点では、LMSの方が小さいことで知られているが、高速な処理にはRLSの短い学習時間が望まれる.本研究では、RLSの単位時間当りの演算規模を少なくする事で処理を高速化する手法を検討する.
従来知られているRLSの高速化手法では、必要となるすべての演算器が用意されている必要がある.RLSが必要とする演算量は膨大であるため、実現されたフィルタの面積が大きくなってしまう.また、使用可能な演算器の数が限られている場合には、実現できないなどの問題もあり、実際の信号処理への応用を困難なものにしていた.これらの問題に対し、本研究ではDSPなどの使用できる演算器数が少ない環境でも高速化が可能な手法を提案する.提案手法は、RLS適応フィルタの学習式を幾つかの小部分に分解し、このうちフィルタ出力を生成する式を、繰り返し利用することで、フィルタの単位時間辺りの出力信号数を増加させ、処理の高速化を可能とする.この結果、使用する演算器の量やその性能を増加させることなく、フィルタの処理能力を高めることが可能となることを示した.
|
