|
本年度は、SOI基板上への金属/強誘電体/MOS構造強誘電体ゲートトランジスタマトリクスを設計・作製するために、Si単結晶基板上に金属/強誘電体/MOS構造強誘電体ゲートトランジスタを作製し、トランジスタ周辺の浮遊容量や強誘電体薄膜中の可動イオン等がトランジスタ特性に与える影響を調べた。
チャンネル幅200μm、チャンネル長50μmのA1/BaMgF_4/Pt/SiO_2/Si(100)構造の電界効果トランジスタを作製し、浮遊ゲート及び上部ゲート電極のソース・ドレイン領域へのオーバーラップ容量等の浮遊容量、及びMIS構造及びpn接合による接合容量を加味した寄生容量を見積もった。その結果、ソース・ドレインと基板間の接合容量は、各端子間の寄生容量と比べて十分大きく、トランジスタ特性の影響を与えないことがわっかた。また、上部ゲート電極に対する寄生容量の値は、金属/強誘電体/金属/絶縁体/半誘導体構造の持つ容量の1/5程度と小さく、トランジスタ特性に与える影響は小さいことがわかった。
次に寄生容量の影響を調べるために、上部ゲート電極に三角波を印加した場合のドレイン電流-ゲート電圧(I_D-V_G)特性を測定した。その結果、I_D-V_G特性で得られるメモリウインドウの電圧幅は、MOSキャパシタ部分の寄生容量を考慮することで説明できることがわかった。またゲート電圧に印加する三角波の周波数を変化させた時のメモリウインドウの電圧幅を測定したところ、1KHz以上の書き込み周波数においても、強誘導電性による約5Vのメモリウインドウ幅が得られることがわかった。以上の事から、SOI基板上に上記と同様な構造の電界効果トランジスタを作製しても十分な動作が期待できる事とがわかった。
|
