| 研究概要 |
今年度は,第一の研究目的である「ハードウェアへの実装を意識した,再構成率が高い再構成アルゴリズムの実現」ということについて研究を行った.その結果,最も単純な再構成可能なプロセッサアレイモデルである,1-1/2トラックスイッチアレイモデルに関して,以下の研究成果を得た.
1.従来広く用いられている,補償パスに基づく再構成法では,最適な再構成率を実現することはできないことを示した.
2.再構成率において最適な,逐次ルーティングに基づく再構成法を提案した.
提案された逐次ルーティングに基づく再構成法は,可能な結合パターンを網羅的に深さ優先で探索するため,その時間計算量アレイサイズの指数関数のオーダを要する.しかしながら,その再構成法は補償パスに基づく再構成法とは異なり,プロセッサ間の結合を決定方法を決定するルーティングについても考慮したものとなっている.
今後の研究の展開としては,以下を考えている.
1.網羅的手法によらない,多項式時間の逐次ルーティングに基づく再構成法の提案と,その性能評価.
2.上記のアルゴリズムを実現するハードウェアの設計とそのハードウェア量の評価.
|
