| 研究概要 |
本研究は,超大規模計算処理要求,特にマルチメディア信号処理,通信,制御,シミュレーションなどの分野における数値計算処理を対象に,その高速算法を理論的かつ系統的に導出するためのモデル・原理の解明とULSI,WSI実現を前提としたアルゴリズム自動最適化の理論を確立することを目的としている.
本年度は特に超大規模計算アルゴリズムの実装技術としての動的かつ部分的再構成可能システムに着目し,高速に処理を実行するための時間的・空間的計算スケジューリング手法について検討を行なった.動的再構成とはアプリケーション実行時にVLSI上で(部分的に)論理的機能を変更する機能であり,汎用CPU上でのソフトウエア実装に匹敵する実装対象の規模と多様性に関する柔軟性と,アプリケーション専用計算システム(ASIC)に匹敵する計算速度を実現する能力を持つものである.始めに動的再構成スケジューリング問題を再構成される各計算モジュールの3次元空間内へのパッキング問題として捉え,スケジューリング解を表現するコードconstrained sequence quintuple(制約付モジュール名順列の五つ組)を提案した.提案手法は,部分的再構成における各ブロックの構成場所と時間的スケジューリングとを同時に表現するものであり,またデータ保持のためのレジスタの構成をも含めたスケジューリング・配置を表現するものとなっている.次ぎにシミュレーテットアニーリングによるfeasible constrainedsequence quintuple空間の探索によるスケジューリング・配置最適化手法を提案し,合成実験を通してその有効性を検討した.
|
