| 研究課題/領域番号 |
11J09172
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
高橋 綱己 東京工業大学, 大学院・理工学研究科, 特別研究員(DC1)
|
|---|
| キーワード | MOSトランジスタ / 自己加熱効果 / FinFET / 熱輸送 / キャリア輸送 |
|---|
| 研究概要 |
本研究では、半導体電子デバイスの微細化によって現れる現象を解明し、次世代電子デバイスの設計指針を示すことを目的としている。本年度は、素子の発熱の問題に注目し、デバイスシミュレータを用いてナノスケールトランジスタの発熱の評価を行った。結果として、素子作製に用いる基板の種類によって素子の動作時温度が大きく異なること、素子下部のシリコン酸化膜厚によって温度が大きく変化することなどが明らかになった。また、熱特性ばらつきというばらつき要因を新たに導入し、この熱特性ばらつきを抑制する手法も示した。これらの結果から、発熱の観点からの次世代半導体電子デバイスの素子設計指針を示すことができ、この成果を電子デバイス分野で世界最高峰の国際会議であるIEEE International Electron Devices Meeting(IEDM)にて発表した。微細トランジスタにおける熱特性は、電気的な特性に比べるとこれまであまり議論されてこなかった。発熱の問題は素子の微細化に伴い深刻になってきており、将来的には最も重要な課題となる可能性が高い。これまでもトランジスタの熱特性を調べた研究はいくつかあったが、素子構造が変化した時の熱特性の変化はこれまで系統的には調べられていなかった。今回の研究で次世代デバイスにおける発熱を系統的に評価し、発熱特性を最適化するための手法を示せたことは、将来素子設計を行う上で非常に意義があると考える。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本年度は素子作製を行う予定であったが、微細化に伴う発熱の問題という新たな視点を取り入れ、計算機による素子設計と発熱の計算を行った。予定と少々異なるものの、十分な成果を上げることができ、なおかつ本研究課題の趣旨にも沿う内容であることから、概ね順調に進展していると判断する。
|
| 今後の研究の推進方策 |
今後は、得られた素子設計指針に基づき、素子作製を進めていく。また、電気測定から熱特性を実験的に評価する手法の開発も同時に行う。作製した素子の測定・評価を行い、微細半導体電子デバイスの特性を熱輸送とキャリア輸送両面から総合的に理解することを目指す。最終的には、微細トランジスタにおける、熱特性と電気特性両方の要求を満たす素子設計指針を示す。当初の研究計画に熱輸送という視点を新たに追加したため、今後の研究推進方策にも上記のように若干の変更がある。
|
