研究概要 |
FPGAを用いたプロセッサの高速なシミュレーション環境について,一般の計算機との連携方式の開発と,本システムを用いたプロセッサの信頼性評価基盤の開発を行った.また,シミュレーションシステム中がそもそも持つハードウェア構成とシミュレーション対象のプロセッサ構成の間の乖離を解消するために,FPGAリソースの抽象化方式の検討を行った. メニーコアアーキテクチャの評価基盤であるScalableCoreシステムについて,外部に接続される一般の汎用計算機との連携機構を開発した.また,開発したシステムを用いてメニーコアプロセッサの信頼性を向上させるオンチップネットワークの検証環境の構築を行った.プロセッサコア上に発生した誤りを検出することが可能なオンチップネットワーク方式を,本シミュレーションシステム上に実装した.また,実装したオンチップネットワークによりコア上で発生した誤りが正しく検出されることを検証するために,人為的に誤り注入する機構を本シミュレーションシステムに追加した.そして,追加した誤り注入機構により発生した誤りを提案オンチップネットワークのサポートにより検出し,安全にプログラムの再実行を行うことを確認した. また,FPGAを用いたプロセッサシミュレーションの性能を更に向上することを目標に,FPGAシステムが搭載する外部メモリを抽象化する方式の検討を行った.具体的には,FPGAがチップ内に持つローカルメモリとチップ外部の大容量メモリを合わせて,キャッシュの概念を導入することにより単一の空間に抽象化する.それに基づいて,FPGAが持つハードウェア構成に対する柔軟性を活用し,FPGAに搭載するハードウェアの構成に適したプリフェッチャーを,ハードウェアモデルを静的解析することにより自動的に生成する方式を提案した.
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
FPGAを用いたメニーコアアーキテクチャのスケーラブルで高速シミュレーション環境を構築し,プロセッサのネットワーク方式の評価に用いた.また,計画にあった,アーキテクチャとシステム制御の分離を行う方式について,ハードウェア記述の静的解析フレームワークの開発により実現しつつある.以上を踏まえると,おおむね計画通りに研究が進捗したといえる.
|
今後の研究の推進方策 |
ハードウェア記述の静的解析による,シミュレーション対象アーキテクチャとシステム制御の分離方式に関する研究を進める.具体的には,シミュレーション対象のハードウェアの記述をもとに,シミュレーションシステム専用のハードウェア記述の自動合成を行う方式を開発する.また,シミュレーション時の詳細なログ情報の取得機構を開発する.
|