| 研究概要 |
本研究では,画像の解像度や処理速度等の要求性能や,消費電力やプロセス,チップサイズ等の設計上の制限から,必要に応じて,各処理過程の構成方式を選択することを可能とする設計フレームワークを開発した。対象となるアプリケーションに応じて,さまざまな仕様のJPEG2000用LSIのアーキテクチャを創出可能である。
具体的には,各処理過程を以下の3つの構成方式から選択する。
・ソフトウェア実行モジュール
・専用命令付加による高速化ソフトウェア実行モジュール
・専用ハードウェア回路モジュール
ここで,ハードウェア回路モジュールを使用する際は,高速化のために複数個の登用も可能である。このようなPlug-and-Play的な実装を可能とするため,各ハードウェア回路モジュールは汎用SRAMインタフェースを有している。これにより,簡単なインタフェ,一ス変換回路を追加するだけでさまざまなバスアーキテクチャに適用可能となる。結果として,従来アプリケーションごとに個々のモジュールをソフトウェアあるいはハードウェアで実装していたJPEG2000符号器の設計を,低消費電力や高性能といったアプリケーション固有の設計条件に応じて,各モジュールを取捨選択するのみで遂行できる。
|
