|
本研究は、相互に連結された単結晶型Siドットの作製とその伝導機構の解明を目的としている。本年度は、12年度まででほぼ確立した高密度Siドットの作製プロセスを精密化して、ドットとドットをつなぐ「くびれ部」厚さの制御を試みるとともに、電気特性の予備的評価を行った。
1.ドット試料の作製と電気特性予備的評価
ドットの形成は、薄いSOI層の表面にSiN核を自然形成して、それをマスクに選択酸化を行う。ドットの平面寸法は、SiN核の大きさで決まり平均して20nm程度である。また、ドットの高さとくびれ部の厚さは、SOI層の膜厚と選択酸化量を調節することにより独立に制御できる。特にくびれ部は、ドット間のトンネル障壁として働き、薄いほど大きな障壁高さに対応するため、電子伝導特性を決める重要な因子となる。ごく最近、様々なくびれ部厚さをもつ試料表面にAl電極を対向配置して、ドット間電気伝導を測定した。電極間隔は1μmであり、約50個のドットが並んでいる。測定の結果、くびれ部1nmの場合はドット間のトンネル抵抗が大きく、電子の局在性が強くクーロン階段と呼ばれる電流電圧特性が観測された。くびれ部がさらに厚いと電子の局在性が弱まり、共鳴トンネルなどの特性が現れる。ただし、本試料は埋め込み酸化層にリークがあり、実験結果の解釈を困難にしている。今後さらにデータの信頼性を高める必要がある。
2.KFMによる電位分布測定
ドット集団の電位分布測定手段として、走査プローブ顕微鏡の1種であるKFMを検討している。SOI層の面内に作製したpn接合は、理論よりも小さい電位差しか観察されない。これは力の測定用にカンチレバーの背面から照射されるレーザが試料表面に当たって電子・正孔対を発生することに起因している。従って、KFMの測定結果から定量的な議論を行うには注意を要するが、ドットの耐電状態を電位分布を通して観測することは十分可能と思われる。
|
