| 研究概要 |
本年度は以下の研究を行った.
1.JAVAプロセッサ高速化に関する定量的評価
レジスタレスアーキテクチャであるJAVA仮想マシンにおいて,命令畳み込み,値予測,値再利用の効果を定量的に評価した.値再利用技術を確立し,値予測よりも将来有望であること,また,値再利用と値予測の組合せにより,さらなる性能向上の可能性があることを明らかにした.
2.Dualflowアーキテクチャの評価
演算命令がその結果を使用する後続命令を直接指定することにより,レジスタ空間を不要とするアーキテクチャを提案した.命令レベルのアーキテクチャシミュレータを開発し,アーキテクチャで規定される,結果の投擲先となる後続命令の数,および,宛先までの距離の最適値を明らかにした.
3.RAMベースのWAKEUP-SELECT機構の評価
スーパスカラプロセッサでは,命令選択機構の動作速度が全体のサイクルタイムを決定する.従来のCAMベースの機構に対し,新たに提案したRAMベースの機構では,約2倍の高速化が可能であることを明らかにした.
4.JAVAプロセッサ低電力化のための投機的クロック制御
演算ユニット単位にクロックを投入/停止する機構を仮定し,クロック分配系統の上流において投機的にクロック制御を行うことにより,性能低下を抑えつつ,消費電力を80%から90%削減できることを明らかにした.
|
