| 研究分担者 |
中島 康彦 京都大学, 経済学研究科, 助教授 (00314170)
森 眞一郎 京都大学, 情報学研究科, 助教授 (20243058)
北村 俊明 京都大学, 総合情報メディアセンター, 助教授 (10324683)
津邑 公暁 京都大学, 経済学研究科, 助手 (00335233)
五島 正裕 京都大学, 情報学研究科, 助手 (90283639)
|
|---|
| 研究概要 |
プログラムを様々なプロセッサ上で高速動作させる場合,固有の演算レジスタを明示的に管理しないレジスタレス・アーキテクチャが重要となる.本研究では,策定したレジスタレス・アーキテクチャおよびJAVA仮想マシンを対象として,より高度な命令レベル並列性を有効に活用するインプリメント方式および関数値再利用技術の提案および評価を行った.
1.命令が,その演算結果を使用する後続命令を直接指定することにより,動的命令スケジューリング機構を大幅に簡単化するレジスタレス・アーキテクチャを提案し,有効性を明らかにした.また,命令選択機構の動作速度が全体のサイクルタイムを決定するスーパスカラプロセッサへの応用について検討し,従来のCAMベースの機構に対し,新たに提案したRAMベースの機構では,約2倍の高速化が可能であることを明らかにした.
2.JAVA仮想マシンについて,専用変換テーブル,命令畳み込み,値予測などの新しいインプリメント技術を適用し,命令畳み込みでは最大42%,値予測では最大29%のサイクル数を削減できることを明らかにした.また,演算ユニット単位にクロックを投入/停止する機構を仮定し,クロック分配系統の上流において投機的にクロック制御を行うことにより,性能低下を抑えつつ,消費電力の80%から90%が削減可能であることを明らかにした.
3.JAVA仮想マシンについて,専用命令を追加することなく演算そのものを完全に省略する関数値再利用機構を提案し,SPecJVM98を用いて最大47%のサイクル数を削減できることを明らかにした.また,SPARCアーキテクチャへの応用についても検討し,Stanford-integerを用いて最大60%のサイクル数を削減できることを明らかにした.
4.前述の関数値再利用を行うプロセッサに対し,先行して再利用表への登録を行うプロセッサを複数個追加することにより,さらなる高速化を図った.Stanford-integerを用いて評価を行った結果,単一プロセッサでは全く高速化できなかったプログラムについて,最大70%のサイクル数を削減できることを明らかにした.
|
