• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2000 年度 実績報告書

超高密度鞍型CMOSトランジスタの電子伝導制御

研究課題

研究課題/領域番号 12555102
研究機関広島大学

研究代表者

角南 英夫  広島大学, ナノデバイス・システム研究センター, 教授 (10311804)

研究分担者 芝原 健太郎  広島大学, ナノデバイス・システム研究センター, 助教授 (50274139)
横山 新  広島大学, ナノデバイス・システム研究センター, 教授 (80144880)
キーワード鞍型トランジスタ / 電界集中 / 漏洩電流 / 鞍型ゲート / 局所酸化法 / 不純物濃度依存酸化 / プラズマドーピング / 側壁ドーピング
研究概要

本研究の目標たる鞍型MOSトランジスタには、トレンチ素子分離構造が不可欠である。この構造では、トランジスタチャネル幅方向の端部でシリコンにエッジが生じ、電界集中が起こる。まず、基本的な解析式でこの電界集中の大きさを見積もった。エッジの曲率半径が1nmのときは10nmに比べて、しきい電圧が0.5V小さくなり、結果としてソース・ドレイン間漏洩電流が4桁増す。
この電界集中を抑制するには、本質的にエッジ部が生じないようにする必要があり、それを実現するプロセスを提案し、試作した。その骨子は不純物濃度依存酸化を利用して、トレンチ部に埋めた多結晶シリコン上に厚く酸化膜を形成する方法であり、現在トランジスタを試作中である。
一方、鞍型トランジスタには、鞍部を跨ったゲートが必要である。このゲートを従来の強い方向性を持ったドライエッチングで形成するのは極めて困難であり、シリコンの局所酸化法(LOCOS法)を利用して三次元的にゲートを形成する方法を考案した。
まず、平面で検証した結果、実現の見通しが得られた。このLOCOS法ではパッド酸化膜を薄く、シリコン窒化膜を厚くすることにより、より端部が垂直に近く形成されるが、実験した範囲では端部が下地面となす角度は60度が限界であった。この限界を踏まえて、鞍型トランジスタのゲート形成を目指す。
さらに、鞍型トランジスタの実現には、鞍型ソース・ドレインの形成が必要であり、この鞍型の側壁に不純物を添加しなければならない。このためにはドーピングの方向性を持たないプラズマドーピング技術が最適と判断している。現在、装置を組み上げ中である。

  • 研究成果

    (1件)

すべて その他

すべて 文献書誌 (1件)

  • [文献書誌] 高瀬明浩: "LSI素子分離におけるエッジ効果の低減"第61回応用物理学会学術講演会・講演予稿集. 第2分冊. 782 (2000)

URL: 

公開日: 2002-04-03   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi