ハードウェアアルゴリズムを自動生成する進化的コンピューティングクラスタの開発

2001 年度 実績報告書

• 研究課題/領域番号: 12558024
• 研究機関: 東北大学
• 研究代表者: 青木 孝文 東北大学, 大学院・情報科学研究科, 助教授 (80241529)
• キーワード: 進化計算 / 遺伝的アルゴリズム / 遺伝的プログラミング / クラスタ / 並列処理 / ハードウェアアルゴリズム / VLSI / 論理合成

研究概要

平成13年度は、昨年度すでにPCクラスタに実装したEGG(Evolutionary Graph Generation)システムを利用して、各種の合成実験を行った。さらに、並列EGGシステムの基礎実験を行った。
1.昨年度構築した11ノードPCクラスタにおいてEGGによるさまざまな進化実験を行い、各種の進化パラメータ(ノードあたりの個体数、世代数、遺伝的操作の確率、機能評価方法、個体の選択方法など)ならびに各種のハードウェアパラメータのチューニングを行った。合成のターゲットとして、SW(Signed-Weight)数系に基づく並列定係数乗算器を考え、16ビット精度以下のさまざまな係数を持つ乗算器の自動合成に成功した。
2.EGGシステムを基本素子の端子接続制約を設定できるシステム(端子色制約つき回路グラフを合成可能なEGGシステム)に拡張した。これにより、アナログ・ディジタル混在回路などのような異種混在ネットワークを合成可能な新しいEGGシステムを実現した。これを用いて、電流モードCMOS回路技術に基づく4進SD(Signed-Digit)数加算器をトランジスタレベルの素子を用いて合成することに成功した。得られた回路構造は、専門家によって設計された回路構造とほぼ同程度の性能を有することが明らかになり、EGGシステムの有効性が示された。
3.上記のEGGシステムは、クラスタの各ノードで独立した進化プロセスを実行する「並行EGGシステム」である。これを拡張し、ノード間通信を通して、PCクラスタ全体として協調的な進化を実現する「並行EGGシステム」を実現し、SW数系に基づく並列定係数乗算器の合成に成功した。並行EGGシステムの性能評価に向けた基礎実験を開始した。

研究成果

• [文献書誌] Toshiki Terasaki: "Evolutionary Synthesis of Bit-serial Arithmetic Circuits"情報処理学会論文誌. 42・4. 975-982 (2001)
• [文献書誌] Naofumi Homma: "Evolutionary Graph Generation System with Transmigration Capability for Arithmetic Circuit Design"Proceedings of the IEEE International Symposium on Circuits and Systems. V・171-V・174 (2001)
• [文献書誌] Masanori Natsui: "Synthesis of Multiple-Valued Arithmetic Circuits Using Evolutionary Graph Generation"Proceedings of the 31st IEEE International Symposium on Multiple-Valued Logic. 253-258 (2001)
• [文献書誌] Masanori Natsui: "Evolutionary graph generation with terminal-color constraint for heterogeneous circuit synthesis"Electronics Letters. 37・13. 808-810 (2001)
• [文献書誌] Dingjun Chen: "Distributed Evolutionary Design of Constant-Coefficient Multipliers"Proceedings of the 8th IEEE International Conference on Electronics, Circuits and Systems. 1. 249-252 (2001)
• [文献書誌] Dingjun Chen: "Design of Constant-Coefficient Multipliers"Proceedings of the 4th International Conference on ASIC. 416-419 (2001)
• [文献書誌] Masanori Natsui: "Evolutionary Graph Generation System with Terminal-Color Constraint An Application to Multiple-Valued Logic Circuit Synthesis"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E84-A・11. 2808-2810 (2001)
• [文献書誌] Dingjun Chen: "Pragmatic method for the design of fast constant-coefficient combinational multipliers"IEE Proceedings Computers and Digital Techniques. 148・6. 196-206 (2001)
• [文献書誌] Dingjun Chen: "Parallel Evolutionary Design of Constant-Coefficient Multipliers"IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences. E85-A・2. 508-512 (2002)