| 研究概要 |
1.論理シミュレーションをLUTカスケード(Look-up table cascade)で高速に実行するための装置(論理シミュレーション・エンジン)のプロトタイプを試作した.また,論理シミュレーションを高速化する手法を開発した。本研究で開発したシュミレーション・エンジンでは,データ構造としてLUTを用いており,シミュレーション時間は,入力変数の個数に比例する.
2.上記システムを開発中に,多出力論理関数を効率よくメモリとシーケンサを用いて実現する方法を考案した.本方法では,メモリの内容とシーケンサのパラメータを書き換えることにより,任意の論理関数が実現可能である.同様な方法としては,SBDD(Shared educed ordered Binary Decision Diagram)やMDDに基づく方法が知られているが,報告者らが考案した方法は,それよりもメモリ量が少量でよく,約2倍高速である.また,メモリを増加することにより,さらに高速にできる特徴がある.市販FPGAボードとRAMを組み合わせることにより,プロトタイプシステムを完成した.4メガビットのRAM上に,多数のベンチマーク関数を実現した.試作システムでは,前述のBDDやMDDを用いた方法よりも,5〜10倍以上高速に評価できた.本手法は,組み込みシステムの他に,高速の論理シミュレータとしても利用可能である.この方法は,論理素子として汎用のRAMを使用しており,比較的安価に実現できる.また,配置・配線の処理も不要であり,前処理時間も短い.
|
